芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

网友提问:

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

优质回答:

芯片制造工艺真的能够到1nm的话,要想再压缩芯片制造工艺。我个人看法是不太可能了。因为1nm已经到极限了,将来的出路恐怕已经不是电路CPU芯片了,而是光子CPU或者量子CPU。一切皆有可能。

1、电子CPU已经快到极限了

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

电子CPU时代,制造工艺的提高,只是让我们在单位面积中布置更多的晶体管。更多的晶体管带给CPU也就是增加内核,增加缓存等等来提高性能。到了1nm以后,想再增加已经非常苦难。就算有可能增加,但对CPU提升性能来说已经不具备性价比了。

电子CPU从1个核心变成2个核心,性能可能可以翻一倍。但从2个核心变成4个就不能翻一倍了。从4个到8个就更低了。一路往上在逐步降低。为什么呢?

因为每个核心之间的协同工作,最有效的方式是两者之间有直接连接。那我们算一下就知道:2个核心需要1条连接,4个核心需要6条。8个核心就需要28条,n个核心就需要nX(n-2)/2条。同时,CPU核心之间还有共用的缓存,工艺到更低,晶体管部署上去并不能成倍增加。

还有我们的电子管运行时会大量发热,过热会导致性能下降。所以每个CPU设计都会控制热效应,不让发热太大的话,要么就对运行速度进行控制,要么就提高制冷效果。所以,工艺降低到1nm后,晶体管也不会增加太多,也不会提升太多性能。

所以,芯片真的到1nm后,工艺已经到极限不说,电子管的增多对CPU性能提升也不大。只能寻找一个提升性能更有效的方式,很有可能完全抛弃电子方式。

2、未来出路可能是光子CPU

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

与电子通讯相比,光子通讯穿越材料时不会产生热量,可有效降低能耗。此外,光通讯衰减比电子少,电子经过导体会做功,损耗比较快。而光子通讯在光介质中损耗小很多。所以用光通信代替电通信,可以能使芯片上和芯片间的通信速度增加千倍。这为CPU性能提升提供了一个新思路。我们也叫它光子CPU。

当然这个要实现,还需要大量的技术研究,毕竟现在的电光转换技术还不足以支撑。不过也有不少好消息传来,澳大利亚与德国的科学家已经开发出一种模块化方法来设计纳米器件。他们将最好的传统芯片设计与光子架构结合在一个混合结构中。

这种混合方案允许在以纳米尺度上操控光线。科学家们已经证明,他们可以在比携带信息的光波长小100倍的情况下实现数据操作。这种效率和小型化对于将计算机处理转变为基于光的处理来说及其重要。预计光子信息将迁移到现代计算机的心脏CPU中。IBM公司已经制定了这样的愿景。

3、未来出来可能是量子CPU

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

目前世界最快的通讯速度“量子通讯”实现可控之时,我们的CPU也就可以顺利过渡到量子CPU了。计算机也就成了量子计算机了。这个性能提升就不是百倍、千倍了。可能是上百万倍、上亿倍都有可能。

当然,由于量子非常难以控制,量子纠缠态很容易坍塌。目前都还处于研究阶段。世界各国都在研究这一先进的量子通讯技术,我国也不例外,我国学者利用金刚石中的电子自旋与核自旋作为两量子比特体系,首次实现室温下固态,可编程的量子处理器。这是量子处理器领域的重大突破。等到N年后,或许就是量子计算机的天下了。那时候,电子cpu的nm制造工艺早就成为了尘封的历史。

总结

总之,在如今电子CPU时代,如果制造工艺做到1nm后,已经基本到极限了。再压低已经很难,而且也没有多大必要,因为对电子CPU性能提升并不会太多。同时,光子通讯、量子通讯技术的研究,给我们电子CPU带来新的出路。制造工艺自然也就天翻地覆了。以上是我的粗浅认识,希望帮到大家,如有不对的地方还望多多指正。

我是数智风,用经验回答问题,欢迎关注评论!

其他网友观点

感谢您的阅读!

【摩尔定律之殇?芯片1nm之后是否无路可走?】

我们一直认为摩尔定律一定不能够打破,事实证明,摩尔定律它只是一种经济规律,而且是一定时间段的经济规律:

当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。

不过,到目前为止,随着技术的不断发展,摩尔定律也慢慢的在进行演变。甚至于摩尔定律到现在为止并没有落后于这个时代,只是它的形式已经超脱了当时制定摩尔定律的思考边界。

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

有人说摩尔定律的边界是7nm,也有人说芯片未来只能打造为1nm,然而,我们发现台积电三星等等企业不断的在挑战摩尔定律的边界,不仅仅开启5nm工艺,而且还进行2nm工艺研发,预计4年后也就是2024年问世,甚至于0.1nm在预计在2050年投产。

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

其实,制程的不断缩小,恰恰说明摩尔定律没有失效,而且台积电,三星等等都在使用各种方式来提高芯片密度,比如多层堆迭和先进封装技术。

未来我们应该有更小的芯片,碳纳米管(1.2nm尺度)、二维层状材料等都会慢慢的应用在未来芯片领域。

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

至于,未来芯片之路到底如何去走?芯片的工艺制程到底会达到什么地步?我觉得这是一个需要我们后辈去关注,而且去考虑的问题。而且,至少目前为止摩尔定律依然有效。

其他网友观点

普通人能够想到的问题,科学探索展望己经进行很多年了。

硅原子直径在,0.28纳米,电子的直径在0.03纳米,它们还必须有足够的运动空间,所以微电子芯片能作到1一2个纳米,在理论上己经接近极限了。

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

目前三星和台积电的芯片制成工艺最前卫,分别在制成5纳米,研发3纳米芯片的梯队中追逐。

可以预见离终点也就5到10年的发展空间了。

芯片未来向何外去?不得不成为人们焦虑的问题。

另外,中国芯,正被美国打劫,我们必须自主制造,但是处在14纳米制成,奔7纳米的梯队中,十年之内追到制3研2应是不成问题的,如果全世界不能找到巅覆芯片制造的新路线,我们进入第一梯队,为时不远,美国的打压更使我国追赶迫切。

在追赶的同时,务必布局,探索,展望,预研可能拐点的其它方向,第一,改变材料,研发碳基芯片,第二,加强推进生物芯片,第三,坚持探索量子芯片,第四,丰富微电子芯片的设计领域,使用场景,开发新的计算模式,完善应用的深度,广度,厚度。在数据获取,深度学习,堆叠运算,边缘计算,海量存储,数据搜索,数据清洗,多维识别,智能控制,数据整理,数据优化,人工智能思维开发,逻辑推理,比对优化,判定决策等方向通过系统的伺服,软件开发,语言的进步,向学习型,思维型,研判型,认知型,感知型,与人无差别型,与人无障碍互动型等等向智慧方向发展。

芯片的研发尺寸到一纳米之后怎么办,是不是要另寻出路?

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人,因此内容不代表本站观点、本站不对文章中的任何观点负责,内容版权归原作者所有、内容只用于提供信息阅读,无任何商业用途。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站(文章、内容、图片、音频、视频)有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至2811500808@qq.com举报,一经查实,本站将立刻删除、维护您的正当权益!